|
346
|
1
|
|
359
|
2 from ppci.target.arm.instructions import Add1, Add2, Sub1, Mul1
|
|
354
|
3 from ppci.target.arm.instructions import Ldr1, Ldr3, Adr
|
|
357
|
4 from ppci.target.arm.instructions import And1, Lsr1, Lsl1, Mov1
|
|
364
|
5 from ppci.target.basetarget import LabelAddress
|
|
346
|
6
|
|
|
7 %%
|
|
|
8
|
|
354
|
9 %terminal ADDI32 SUBI32 MULI32 ADR
|
|
356
|
10 %terminal ORI32 SHLI32 SHRI32 ANDI32
|
|
364
|
11 %terminal CONSTI32 CONSTDATA MEMI32 REGI32 CALL GLOBALADDRESS
|
|
346
|
12 %terminal MOVI32
|
|
|
13
|
|
|
14 %%
|
|
|
15
|
|
357
|
16 reg: ADDI32(reg, reg) 2 'd = self.newTmp(); self.emit(Add1, dst=[d], src=[c0, c1]); return d'
|
|
359
|
17 reg: ADDI32(reg, cn) 2 'return tree.children[1].value < 256' 'd = self.newTmp(); self.emit(Add2, dst=[d], src=[c0], others=[c1]); return d'
|
|
|
18 reg: ADDI32(cn, reg) 2 'return tree.children[0].value < 256' 'd = self.newTmp(); self.emit(Add2, dst=[d], src=[c1], others=[c0]); return d'
|
|
357
|
19 reg: SUBI32(reg, reg) 2 'd = self.newTmp(); self.emit(Sub1, dst=[d], src=[c0, c1]); return d'
|
|
|
20 reg: MULI32(reg, reg) 2 'd = self.newTmp(); self.emit(Mul1, dst=[d], src=[c0, c1]); return d'
|
|
|
21 reg: ANDI32(reg, reg) 2 'd = self.newTmp(); self.emit(And1, dst=[d], src=[c0, c1]); return d'
|
|
|
22 reg: SHRI32(reg, reg) 2 'd = self.newTmp(); self.emit(Lsr1, dst=[d], src=[c0, c1]); return d'
|
|
354
|
23
|
|
357
|
24 reg: MEMI32(ADDI32(reg, cn)) 2 'd = self.newTmp(); self.emit(Ldr1, dst=[d], src=[c0], others=[c1]); return d'
|
|
|
25 reg: MEMI32(reg) 2 'd = self.newTmp(); self.emit(Ldr1, dst=[d], src=[c0], others=[0]); return d'
|
|
364
|
26 reg: GLOBALADDRESS 21 'd = self.newTmp(); ln = self.selector.frame.add_constant(LabelAddress(tree.value)); self.emit(Ldr3, dst=[d], others=[ln]); return d'
|
|
346
|
27
|
|
357
|
28 cn: CONSTI32 0 'return tree.value'
|
|
346
|
29
|
|
357
|
30 reg: CONSTI32 6 'd = self.newTmp(); ln = self.selector.frame.add_constant(tree.value); self.emit(Ldr3, dst=[d], others=[ln]); return d'
|
|
|
31
|
|
|
32 reg: CONSTI32 2 'return (type(tree.value) is int) and (tree.value < 256)' 'd = self.newTmp(); self.emit(Mov1, dst=[d], others=[tree.value]); return d'
|
|
354
|
33
|
|
357
|
34 reg: ADR(CONSTDATA) 2 'd = self.newTmp(); ln = self.selector.frame.add_constant(tree.children[0].value); self.emit(Adr, dst=[d], others=[ln]); return d'
|
|
354
|
35
|
|
357
|
36 reg: REGI32 1 'return tree.value'
|
|
352
|
37
|
|
357
|
38 reg: CALL 1 'return self.selector.munchCall(tree.value)'
|
|
|
39
|
